查看: 4630|回复: 1

如何减少关键路径上的组合逻辑单元数 [复制链接]

chuxian1320

军衔等级：

新兵

注册：2009-10-18

发表于 2009-10-18 23:21:06 |显示全部楼层

在FPGA中每条关键路径上的逻辑单元都会增加一定的时延。因此为了保证关键路径能满足时序约束，设计时必须考虑在关键路径上如何减少逻辑单元的使用。下面的例子说明了如何减少关键路径上的逻辑单元个数。　　首先假设“critical”所经的路径是一条关键路径，在下面的例子中“critical”经过了2个逻辑单元。
　　

　　为了减少“critical”所经过的逻辑单元数，对程序进行如下的修改，使“critical”经过的逻辑单元变为1个。
　　

2.2资源共享
　　资源共享能减少宏单元的使用数量，因此在设计时同样可以通过编写合适的程序来达到资源共享的目的。下面举一个简单的例子来说明。
　　下面是1个二选一选择器和2个加法器。
　　

　　为了能够加大资源的利用率，重新书写代码已达到资源共享目的。
　　

2.3为优化逻辑而进行的复制
　　设计人员在利用综合工具对可编程逻辑器件进行综合时，都会面临一个问题，即综合工具并不能对复杂的设计实现最佳的布局、布线结果。大多数综合工具都有一个扇出控制。因此，为了优化设计，建议在设计代码中产生复制逻辑，许多综合工具都可以优化复制，但必须告诉综合工具保持其重复逻辑。
2.3.1复制组合逻辑
　　如果一个扇出大于1的组合逻辑不能在CLB内部实现，这时需要对组合逻辑进行复制。下面给出组合逻辑复制的例子。
　　

　　可以重新书写代码达到组合逻辑复制的目的。
　　

　　
2.3.2复制触发器
　　为了优化设计，可对大扇出信号的触发器进行复制。因为大扇出信号能减缓布线速度，并增加布线的难度。可以通过复制触发器解决2个问题：减小扇出，缩短布线延迟；复制后每个触发器可以驱动芯片的不同区域，有利于布线。下面给出复制触发器的例子。
　　http://www.embeded.cn/upload/2005/08/1123998106.jpg" target=_blank> 亚星游戏官网-yaxin222

　　修改设计代码，可将触发器进行复制，降低tri_end的扇出。
　　


2.5阶层化设计
　　随着人们设计的电路的逻辑越来越复杂，采用传统的平坦式设计来设计电路，已经不能满足设计人员的要求。因此出现了阶层化设计，即将设计任务分解到可控制模块中的方法形成阶层结构。采用阶层化设计有利设计的保存、继承。对每一个功能模块，设计人员可以建立通用的功能模块库，既便于与其他功能模块接口，又可以再次使用，避免重复劳动。在将一个设计划分为几个模块时，最好以寄存器作为划分模块的边界。这样有利于综合器综合出速度更快的电路。下面这个例子说明了如何寄存模块的输出。
　　